CHAPTER 8: MULTIPLEXER DAN DEMULTIPLEXER

Subchapter 8.3: Demultiplexer dan Decoders

Demultiplexer (DEMUX)

Sebuah Demultiplexer, sering disingkat DEMUX, adalah rangkaian logika kombinasional yang berfungsi sebagai "distributor" data. Rangkaian ini memiliki satu jalur input data, n jalur input pemilih (select lines), dan 2^n jalur output. Tugas utamanya adalah menyalurkan atau merutekan informasi dari satu jalur input ke salah satu dari banyak jalur output yang tersedia. Jalur output mana yang akan menerima data ditentukan oleh kombinasi biner dari sinyal pada jalur pemilih.

Sebagai contoh,

DEMUX 1-ke-4 yang ditunjukkan pada Gambar 8.18(a) memiliki satu jalur input, dua jalur pemilih (A dan B), dan empat jalur output ( $D_{0}$ hingga $D_{3}$ ). Berdasarkan tabel kebenaran pada Gambar 8.18(b), jika input data diberi logika '1', maka:

Saat A=0 dan B=0, hanya output
$D_{0}$ yang akan bernilai '1'.
Saat A=0 dan B=1, hanya output
$D_{1}$ yang akan bernilai '1'.
Dan seterusnya untuk kombinasi lainnya

Decoder

Decoder adalah rangkaian kombinasional yang berfungsi untuk "menerjemahkan" atau "mendekode" informasi. Ia menerima n jalur input dan menghasilkan hingga 2^n jalur output yang unik. Setiap kombinasi input akan mengaktifkan salah satu dari jalur output. Decoder dapat dianggap sebagai kasus khusus dari demultiplexer yang tidak memiliki jalur input data.

Cara Kerja Decoder

Untuk memahami cara kerjanya, perhatikan

decoder 3-ke-8 pada Gambar 8.20. Decoder ini memiliki tiga input (A, B, C) dan delapan output ( $D_{0}$ hingga $D_{7}$ ). Dari diagram logika dan tabel kebenarannya, dapat dilihat bahwa untuk setiap kombinasi input biner, hanya satu output yang akan aktif (berlogika '1'). Setiap output ini merepresentasikan sebuah minterm dari variabel input:

$D_{0}$ aktif saat ABC=000, merepresentasikan minterm $\overline{A} \overline{B} \overline{C}$ .
$D_{1}$ aktif saat ABC=001, merepresentasikan minterm $\overline{A} \overline{B} C$ .
Dan seterusnya hingga $D_{7}$ yang merepresentasikan minterm $A BC$ .

Aplikasi dan Implementasi Decoder

Decoder memiliki berbagai aplikasi praktis dalam sistem digital, terutama dalam implementasi fungsi logika dan pembuatan rangkaian yang lebih kompleks.

1. Implementasi Fungsi Boolean

Decoder sangat berguna untuk mengimplementasikan fungsi Boolean secara langsung dari bentuk Sum of Products (penjumlahan minterm). Caranya adalah dengan menggunakan decoder untuk menghasilkan semua minterm yang diperlukan, lalu menggunakan gerbang OR eksternal untuk menjumlahkan minterm-minterm tersebut.

Sebagai contoh (Example 8.6), untuk mengimplementasikan rangkaian Full Adder, kita perlu dua fungsi:

SUM = $Σ (1, 2, 4, 7)$
CARRY ( $C_{o}$ ) = $Σ (3, 5, 6, 7)$

Implementasinya menggunakan decoder 3-ke-8 seperti pada Gambar 8.22:

Untuk output SUM: Output decoder nomor 1, 2, 4, dan 7 dihubungkan ke input sebuah gerbang OR.
Untuk output CARRY: Output decoder nomor 3, 5, 6, dan 7 dihubungkan ke input gerbang OR yang lain.

Teknik Optimasi: Jika sebuah fungsi memiliki jumlah minterm yang banyak (lebih dari setengah total kemungkinan, atau > $2^{n - 1}$ ), akan lebih efisien untuk mengimplementasikan fungsi komplemennya ( $\overline{F}$ ) yang memiliki lebih sedikit minterm, lalu hasilnya dihubungkan ke gerbang NOR. Contohnya pada Example 8.7, fungsi $F = Σ (0, 2, 5, 6, 7)$ memiliki 5 minterm. Komplemennya, $\overline{F} = Σ (1, 3, 4)$ , hanya memiliki 3 minterm. Maka, lebih efisien untuk menghubungkan output decoder 1, 3, dan 4 ke gerbang NOR 3-input.

2. Cascading Decoder (Membuat Decoder Lebih Besar)

Seringkali kita membutuhkan decoder yang lebih besar dari yang tersedia dalam satu IC. Untuk mengatasi ini, beberapa decoder kecil dapat dihubungkan secara berjenjang (cascade) untuk membentuk decoder yang lebih besar.

Contohnya (Example 8.8) adalah membuat decoder 4-ke-16 dari dua buah decoder 3-ke-8 (lihat Gambar 8.24). Langkah-langkahnya adalah:

Hubungkan Input Data: Tiga bit input yang kurang signifikan (A, B, C) dari input 4-bit dihubungkan secara paralel ke input kedua decoder 3-ke-8.
Gunakan Input Sisa sebagai Enable: Bit input yang paling signifikan (D) digunakan untuk mengontrol pin ENABLE pada kedua decoder. Bit D dihubungkan ke pin ENABLE salah satu decoder, dan $\overline{D}$ (melalui gerbang NOT/inverter) dihubungkan ke pin ENABLE decoder lainnya.
Hasil: Dengan cara ini, saat D=0, decoder pertama aktif dan menghasilkan output $D_{0}$ hingga $D_{7}$ . Saat D=1, decoder kedua aktif dan menghasilkan output $D_{8}$ hingga $D_{15}$ .

Contoh IC Praktis: 74154

Dokumen ini juga memberikan contoh IC decoder di dunia nyata, yaitu

IC 74154, sebuah decoder/demultiplexer 4-ke-16. Berdasarkan simbol logikanya (Gambar 8.25), IC ini memiliki beberapa karakteristik penting:

Output Aktif-Rendah (Active LOW): Output yang terpilih akan berlogika LOW (0), sementara output lainnya akan HIGH (1).
Enable Aktif-Rendah (Active LOW): Memiliki dua input ENABLE, $\overline{G_{1}}$ dan $\overline{G_{2}}$ . Keduanya harus diberi logika LOW agar decoder dapat berfungsi.

IC ini juga dapat digunakan sebagai demultiplexer 1-ke-16. Caranya (Example 8.10) adalah dengan menghubungkan kedua input ENABLE bersamaan dan memberikan sinyal data yang ingin didistribusikan ke titik tersebut. Sementara itu, input A, B, C, dan D digunakan untuk memilih ke jalur output mana sinyal data tersebut akan disalurkan.

Pilihan Ganda

1. Sebuah rangkaian Full Adder akan diimplementasikan menggunakan sebuah decoder 3-ke-8 dan gerbang OR. Berdasarkan materi, output CARRY (

C_o

) akan dihasilkan dengan menghubungkan minterm-minterm berikut ke sebuah gerbang OR

a. 1, 2, 4, dan 7

b. 3, 5, 6, dan 7

c. 0, 1, 2, dan 3

d. 1, 3, 5, dan 7

e. 4, 5, 6, dan 7

Jawaban: B

2. Sesuai prinsip yang dijelaskan untuk membuat decoder yang lebih besar dari yang lebih kecil (cascading), cara yang tepat untuk membuat decoder 4-ke-16 dari dua buah decoder 3-ke-8 adalah:

a. Menggunakan output dari decoder pertama sebagai input untuk decoder kedua.

b. Menghubungkan semua 4 bit input ke kedua decoder secara bersamaan.

c. Menghubungkan 3 bit input LSB secara paralel ke kedua decoder, dan menggunakan bit input MSB untuk mengaktifkan salah satu decoder melalui pin ENABLE.

d. Menghubungkan 3 bit input MSB secara paralel ke kedua decoder, dan menggunakan bit input LSB untuk mengaktifkan salah satu decoder.

e. Menggunakan gerbang AND untuk menggabungkan semua 16 output dari kedua decoder.

Fig 8.21

Video Penjelasan

Link

Link Proteus Rangkaian

Link Datasheet

Link Video Penjelasan

Cari Blog Ini

Musaddad